Vivado從此開始 epub pdf  mobi txt 電子書 下載

Vivado從此開始 epub pdf mobi txt 電子書 下載 2024

Vivado從此開始 epub pdf mobi txt 電子書 下載 2024


簡體網頁||繁體網頁
高亞軍 著,高亞軍 編著 編

下載链接在页面底部


點擊這裡下載
    


想要找書就要到 靜思書屋
立刻按 ctrl+D收藏本頁
你會得到大驚喜!!

發表於2024-12-23

商品介绍



齣版社: 電子工業齣版社
ISBN:9787121297106
版次:1
商品編碼:12001573
包裝:平裝
叢書名: EDA精品智匯館
開本:16開
齣版時間:2016-10-01
用紙:膠版紙
頁數:264
字數:423000
正文語種:中文

Vivado從此開始 epub pdf mobi txt 電子書 下載 2024



类似图書 點擊查看全場最低價

相关書籍





書籍描述

編輯推薦

適讀人群 :電子工程領域內的本科高年級學生和研究生,以及FPGA工程師、自學者

(1)內容翔實全麵:涵蓋Vivado所有基本功能

(2)講解深入淺齣:結閤大量案例,幫助讀者加強對基本概念的理解

(3)描述圖文並茂:給齣具體操作步驟,易於快速動手實踐


內容簡介

  本書涵蓋瞭Vivado的四大主題:設計流程、時序約束、設計分析和Tcl腳本的使用,結閤實例深入淺齣地闡述瞭Vivado的使用方法,精心總結瞭Vivado在實際工程應用中的一些技巧和注意事項,既包含圖形界麵操作方式,也包含相應的Tcl命令。本書語言流暢,圖文並茂。全書共包含405張圖片、17個錶格、172個Tcl腳本和39個HDL代碼,同時,本書配有41個電子教學課件,為讀者提供瞭直觀而生動的資料。本書可供電子工程領域內的本科高年級學生和研究生學習參考,也可供FPGA工程師和自學者參考使用。

作者簡介

  高亞軍,Xilinx戰略應用高級工程師,擁有多年利用Xilinx FPGA實現數字信號處理算法的經驗,對Xilinx FPGA的架構、開發工具Vivado和設計理念有深入理解。2012年發布網絡視頻課程《Vivado入門與提高》、2015年齣版《基於FPGA的數字信號處理(第2版)》一書,均獲得網友和讀者的廣泛認可和好評。

目錄

第1章 FPGA技術分析 / 1
1.1 FPGA內部結構分析 / 1
1.1.1 Xilinx 7係列FPGA內部結構分析 / 1
1.1.2 Xilinx UltraScale係列FPGA內部結構分析 / 18
1.2 FPGA設計流程分析 / 22
1.3 Vivado概述 / 25
1.3.1 Vivado下的FPGA設計流程 / 25
1.3.2 Vivado的兩種工作模式 / 26
1.3.3 Vivado的5個特徵 / 30
參考文獻 / 31

第2章 設計綜閤 / 32
2.1 常用綜閤選項的設置 / 32
2.1.1 -flatten_hierarchy對綜閤結果的影響 / 32
2.1.2 -fsm_extraction對狀態機編碼方式的影響 / 35
2.1.3 -keep_equivalent_registers的含義 / 36
2.1.4 -resource_sharing對算術運算的影響 / 38
2.1.5 -control_set_opt_threshold對觸發器控製集的影響 / 38
2.1.6 -no_lc對查找錶資源的影響 / 40
2.1.7 -shreg_min_size對移位寄存器的影響 / 41
2.2 閤理使用綜閤屬性 / 43
2.2.1 async_reg在異步跨時鍾域場閤的應用 / 43
2.2.2 max_fanout對高扇齣信號的影響 / 44
2.2.3 ram_style和rom_style對存儲性能的影響 / 46
2.2.4 use_dsp48在實現加法運算時的作用 / 48
2.3 out-of-context(OOC)綜閤模式 / 50
2.3.1 Project模式下使用OOC / 50
2.3.2 Non-Project模式下使用OOC / 54
2.4 綜閤後的設計分析 / 54
2.4.1 時鍾網絡分析 / 54
2.4.2 跨時鍾域路徑分析 / 56
2.4.3 時序分析 / 60
2.4.4 資源利用率分析 / 72
2.4.5 扇齣分析 / 73
2.4.6 觸發器控製集分析 / 75
參考文獻 / 75

第3章 設計實現 / 76
3.1 理解實現策略 / 76
3.1.1 Project模式下應用實現策略 / 76
3.1.2 Non-Project模式下應用實現策略 / 80
3.2 理解物理優化 / 81
3.3 增量實現 / 82
3.3.1 Project模式下應用增量實現 / 82
3.3.2 Non-Project模式下應用增量實現 / 87
3.4 實現後的設計分析 / 88
3.4.1 資源利用率分析 / 88
3.4.2 時序分析 / 88
3.5 生成配置文件 / 90
3.6 下載配置文件 / 93
參考文獻 / 99

第4章 設計驗證 / 100
4.1 行為級仿真 / 100
4.1.1 基於Vivado Simulator的行為級仿真 / 100
4.1.2 基於ModelSim/QuestaSim的行為級仿真 / 111
4.2 實現後的時序仿真 / 115
4.3 使用VLA(Vivado Logic Analyzer) / 118
4.3.1 使用ILA(Integrated Logic Analyzer) / 118
4.3.2 使用VIO(Virtual Input/Output) / 126
4.3.3 VLA中的數據分析 / 128
4.4 使用add_probe / 133
參考文獻 / 134

第5章 IP的管理 / 135
5.1 定製IP / 135
5.1.1 在Vivado工程中定製IP / 135
5.1.2 在Manage IP中定製IP / 139
5.2 IP的兩種生成文件形式:xci和xcix / 144
5.3 對IP的幾個重要操作 / 148
5.3.1 IP的綜閤 / 148
5.3.2 IP的仿真 / 150
5.3.3 IP的更新 / 151
5.3.4 IP輸齣文件的編輯 / 155
5.4 IP的屬性與狀態 / 156
5.5 IP的約束 / 159
5.6 封裝IP / 164
5.6.1 通過Vivado工程封裝用戶代碼 / 164
5.6.2 通過指定目錄封裝用戶代碼 / 177
參考文獻 / 178

第6章 約束的管理 / 179
6.1 基本時序理論 / 179
6.2 兩類基本約束 / 180
6.2.1 時鍾周期約束 / 180
6.2.2 引腳分配 / 201
6.3 兩種時序例外 / 210
6.3.1 多周期路徑約束 / 210
6.3.2 僞路徑約束 / 214
6.4 從UCF到XDC / 217
6.4.1 UCF與XDC的基本對應關係 / 217
6.4.2 理解層次標識符在UCF和XDC中的區彆 / 219
6.5 時序約束編輯輔助工具 / 220
6.5.1 時序約束編輯器 / 220
6.5.2 時序約束嚮導 / 223
6.6 關於約束文件 / 224
參考文獻 / 226

第7章 Tcl在Vivado中的應用 / 227
7.1 Vivado對Tcl的支持 / 227
7.2 Vivado中Tcl命令的對象及屬性 / 232
7.2.1 文件對象及屬性 / 232
7.2.2 網錶對象及屬性 / 234
7.3 Tcl命令與網錶視圖的交互使用 / 241
7.4 典型應用 / 242
7.4.1 流程管理 / 242
7.4.2 定製報告 / 246
7.4.3 網錶編輯 / 249
7.5 其他應用 / 253
參考文獻 / 256

前言/序言

2012年,Xilinx推齣瞭新一代開發工具Vivado,旨在應對芯片規模的顯著提升和設計復雜度的大幅增加,助力下一代全可編程FPGA和SoC的設計與開發。換言之,從Xilinx基於28nm工藝的7係列FPGA開始,Vivado將成為FPGA工程師不可或缺的利器。同時,Vivado並非孤立的,圍繞Vivado,Xilinx推齣瞭高層次綜閤工具Vivado HLS,這樣算法開發可以根據場閤需求藉助基於模型的System Generator或基於C/C++/System C的Vivado HLS來完成。

Vivado並非ISE(Xilinx前一代開發工具)的延續,而是一個全新的工具。與ISE相比,Vivado有太多顯著的變化。例如,Vivado引入瞭以IP為核心的設計理念,無論是用戶的HDL代碼還是System Generator工程或Vivado HLS工程都可以封裝為IP,從而增強瞭設計的可復用性和可維護性;Vivado融入瞭Tcl(Tool Command Language),在支持傳統Tcl腳本的基礎上還提供瞭大量的命令,進一步提升瞭Vivado的功能;Vivado采用瞭XDC(Xilinx Design Constraints)作為約束的描述,與UCF(User Constraints File)相比更為易用;Vivado貫穿瞭UltraFast設計方法學,引導用戶盡可能地在設計初期發現潛在問題,從而大幅減少設計迭代周期。

為推廣Vivado,Xilinx發布瞭大量的用戶指南、在綫視頻教程等,但由於均為英文版本,不便於初學者學習、掌握。本書從讀者的角度齣發,圍繞Vivado的這些顯著特色,力求盡可能快地幫助讀者掌握Vivado的精髓。全書共7章內容,其中第1章介紹瞭Xilinx 7係列和UltraScale係列FPGA的架構,旨在幫助讀者建立硬件語言與FPGA內部邏輯單元的對應關係;第2章至第4章從設計綜閤、設計實現和設計驗證三個層麵結閤實例介紹瞭Vivado的使用方法;第5章從工程應用的角度闡述瞭Vivado以IP為核心的設計理念;第6章介紹瞭如何利用XDC描述約束,包括時序約束和物理約束;第7章列舉瞭Tcl在Vivado中的一些應用案例。此外,作者還精心總結瞭一些設計技巧和注意事項,加速讀者對Vivado的理解。

本書所用版本為Vivado 2016.2,絕大部分案例為Vivado自帶的例子工程,這在書中都有明確說明,其他案例都以HDL代碼形式給齣。本書所闡述的內容對於Vivado的其他版本也是適用的,但操作界麵可能會有一些變化。

本書配有41個電子教學課件,為讀者提供瞭直觀而生動的資料。下載地址:http://yydz.phei.com.cn/aspcms/down/2016-10-9/330.html,或者掃描二維碼直接下載。

本書適用於電子工程領域內的本科高年級學生和研究生,以及FPGA工程師和自學者。如果您在閱讀過程中發現任何錯誤或對再版有任何建議,請發送郵件至LaurenGao@126. com。



Vivado從此開始 epub pdf mobi txt 電子書 下載 2024

Vivado從此開始 下載 epub mobi pdf txt 電子書

Vivado從此開始 pdf 下載 mobi 下載 pub 下載 txt 電子書 下載 2024

Vivado從此開始 mobi pdf epub txt 電子書 下載 2024

Vivado從此開始 epub pdf mobi txt 電子書 下載
想要找書就要到 靜思書屋
立刻按 ctrl+D收藏本頁
你會得到大驚喜!!

讀者評價

評分

物超所值 值得購買 買不吃虧

評分

高亞軍寫的書不錯

評分

一直在京東買東西,質量很好很放心

評分

剛上手vivado,隨手翻翻,看瞭前兩章,感覺書寫的還可以。

評分

看瞭十幾頁,來評價一下。深刻說明生活中數學無處不在,揭示數學本質,示例生動,淺顯易懂,對枯燥的公式進行形象有趣的剖析,值得一看。真的是獻給這個社會和年輕人最好的禮物。

評分

好好好。。。。

評分

沒有基礎看的話還是有些難度,好好學習!!!

評分

感覺整本書講的有點亂,特彆是目錄

評分

國內的書感覺都是抄的手冊

Vivado從此開始 epub pdf mobi txt 電子書 下載 2024

类似图書 點擊查看全場最低價

Vivado從此開始 epub pdf mobi txt 電子書 下載 2024


分享鏈接





相关書籍


本站所有內容均為互聯網搜索引擎提供的公開搜索信息,本站不存儲任何數據與內容,任何內容與數據均與本站無關,如有需要請聯繫相關搜索引擎包括但不限於百度google,bing,sogou

友情鏈接

© 2024 book.tinynews.org All Rights Reserved. 靜思書屋 版权所有