數字電路（第3版） pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

賈立新 著

圖書標籤:

• 數字電路
• 電路分析
• 邏輯設計
• 計算機組成原理
• 電子技術
• 高等教育
• 教材
• 第三版
• 電子工程
• 信息技術

齣版社： 電子工業齣版社

ISBN：9787121307317

版次：3

商品編碼：12070891

包裝：平裝

開本：16開

齣版時間：2017-04-01

用紙：膠版紙

頁數：324

字數：598000

正文語種：中文

內容簡介

本書是浙江省精品課程重點建設教材，依據電子信息科學與電氣信息類平颱課程教學基本要求編寫。全書共8章，主要內容包括：數字電路基礎知識、數製和碼製、邏輯代數基礎、集成門電路，組閤邏輯電路，鎖存器、觸發器和時序邏輯電路，半導體存儲器，脈衝信號的産生與整形電路，數模與模數轉換器，可編程邏輯器件，VHDL語言簡介，數字係統設計基礎等。每章安排瞭例題講解、自我檢測題、習題和實驗題，並配套電子課件、習題參考答案等。

作者簡介

賈立新，男，浙江工業大學副教授，長期從事電類基礎課程、電子設計專業課程教學，全國電子設計競賽獲奬團隊優秀導師，齣版多部教材，教學、寫作經驗豐富。

目錄

目 錄

第1章 數字邏輯基礎 1
1．1 緒論 1
1．1．1 模擬信號和數字信號 1
1．1．2 模擬電路、數字電路和混閤信號
電路 2
1．1．3 數字電路的發展曆史 3
1．1．4 數字電路的優點 4
1．2 數製和碼製 5
1．2．1 數製 5
1．2．2 碼製 9
1．3 邏輯代數基礎 12
1．3．1 基本邏輯運算 12
1．3．2 復閤邏輯運算 14
1．3．3 基本公式 15
1．3．4 基本規則 17
1．4 邏輯函數及其錶示方法 18
1．5 邏輯函數的兩種標準形式 21
1．6 邏輯函數的化簡 24
1．6．1 化簡的意義 24
1．6．2 公式化簡法 26
1．6．3 卡諾圖化簡法 26
1．7 邏輯電路分析設計舉例 32
1．8 QuartusII軟件的基本操作 34
1．9 例題講解 44
本章小結 47
自我檢測題 47
習題 50
實驗題 52
第2章 集成門電路 53
2．1 CMOS門電路 53
2．1．1 MOS管的開關特性 53
2．1．2 CMOS門電路的結構和工作
原理 54
2．1．3 CMOS門電路的靜態特性 58
2．1．4 CMOS門電路的動態特性 65
2．1．5 CMOS邏輯電路係列 67
2．1．6 CMOS漏極開路門 68
2．1．7 CMOS三態門 71
2．1．8 CMOS傳輸門 73
2．2 TTL門電路 74
2．2．1 二極管和三極管的開關特性 74
2．2．2 分立元件門電路 76
2．2．3 LSTTL與非門 78
2．2．4 LSTTL門電路的電氣特性 80
2．2．5 TTL集電極開路門和三態門 83
2．3 BiCMOS門電路 84
2．4 不同係列門電路的接口 85
2．5 例題講解 88
本章小結 91
自我檢測題 91
習題 93
實驗題 98
第3章 組閤邏輯電路 100
3．1 編碼器 100
3．2 譯碼器 104
3．3 數據選擇器 110
3．4 數值比較器 114
3．5 加法器 116
3．6 組閤邏輯電路的競爭與冒險 120
3．6．1 競爭冒險及其産生原因 120
3．6．2 冒險現象的識彆 121
3．6．3 冒險現象的消除 123
3．7 例題講解 124
本章小結 127
自我檢測題 127
習題 128
實驗題 131
第4章 時序邏輯電路 133
4．1 鎖存器 133
4．1．1 基本SR鎖存器 133
4．1．2 鍾控SR鎖存器 137
4．1．3 鍾控D鎖存器 138
4．2 觸發器 141
4．2．1 主從D觸發器 141
4．2．2 維持阻塞D觸發器 143
4．2．3 其他功能的觸發器 144
4．2．4 觸發器的動態參數 145
4．3 計數器 147
4．4 寄存器 155
4．4．1 並行寄存器 155
4．4．2 移位寄存器 155
4．5 序列信號發生器 159
4．6 時序邏輯電路的分析與設計 164
4．6．1 概述 164
4．6．2 同步時序邏輯電路的分析 166
4．6．3 同步時序邏輯電路的設計 169
4．6．4 異步時序邏輯電路的分析* 177
4．7 例題講解 178
本章小結 181
自我測驗題 182
習題 185
實驗題 192
第5章 半導體存儲器 196
5．1 概述 196
5．2 隻讀存儲器 197
5．3 靜態隨機存取存儲器 202
5．4 動態隨機存取存儲器 205
本章小結 207
自我檢測題 208
習題 208
第6章 脈衝波形的産生與整形 210
6．1 概述 210
6．2 施密特觸發器 210
6．2．1 由CMOS門構成的施密特
觸發器 211
6．2．2 施密特觸發器的應用 213
6．3 多諧振蕩器 215
6．3．1 由CMOS門構成的多諧
振蕩器 215
6．3．2 CMOS石英晶體振蕩器 217
6．4 單穩態觸發器 218
6．4．1 由CMOS門構成的微分型
單穩態觸發器 218
6．4．2 集成單穩態觸發器 220
6．4．3 單穩態觸發器的應用 222
6．5 555定時器及應用 223
6．5．1 CMOS集成定時器7555的
電路結構和工作原理 223
6．5．2 555定時器構成的施密特
觸發器 224
6．5．3 555定時器構成的多諧
振蕩器 225
6．5．4 555定時器構成的單穩態
觸發器 227
本章小結 229
自我檢測題 229
習題 231
實驗題 235
第7章 數模與模數轉換器 236
7．1 概述 236
7．2 D/A轉換器 236
7．2．1 D/A轉換器的基本原理 236
7．2．2 權電阻型D/A轉換器 237
7．2．3 R-2R網絡型D/A轉換器 238
7．2．4 權電流型D/A轉換器 240
7．2．5 D/A轉換器的主要技術
指標 243
7．2．6 D/A轉換器的典型應用 245
7．3 A/D轉換器 246
7．3．1 A/D轉換器的基本原理 246
7．3．2 並行比較型A/D轉換器 249
7．3．3 逐次逼近型A/D轉換器 252
7．3．4 雙積分型A/D轉換器 256
7．3．5 型A/D轉換器* 258
7．3．6 A/D轉換器的主要技術
指標 260
本章小結 261
自我檢測題 261
習題 262
實驗題 265
第8章 現代數字係統設計基礎 267
8．1 概述 267
8．2 可編程邏輯器件 268
8．2．1 可編程邏輯陣列PLA 268
8．2．2 復雜可編程邏輯器件
CPLD 271
8．2．3 現場可編程門陣列FPGA 273
8．3 VHDL語言簡介 278
8．3．1 概述 278
8．3．2 VHDL的語言要素 281
8．3．3 VHDL程序的基本結構 284
8．3．4 VHDL程序的句法 286
8．3．5 常量、變量與信號 292
8．4 數字係統設計實例 294
8．4．1 4位數字頻率計設計 294
8．4．2 4位數字乘法器設計 297
本章小結 304
自我檢測題 305
習題 306
實驗題 307
附錄A 常用集成芯片引腳排列 310
附錄B EDA-3型數字數字電路學習闆 312
自我檢測題答案 314
參考文獻 316

前言/序言

前 言

本書是浙江省首批精品課程“數字電路與數字邏輯”的配套教材，也是浙江工業大學重點建設教材。本書依據教育部教學指導委員會電子信息科學與電氣信息類平颱課程教學基本要求編寫，同時充分吸收瞭國內外經典教材中的新概念、新理論和新技術，可作為高等學校“數字電子技術基礎”或“數字電路與數字邏輯”等課程的教學用書。

全書分為8章。第1章是邏輯電路的數學基礎。本章介紹瞭數字電路的基本概念、數製和碼製、邏輯代數基礎、邏輯電路的分析與設計。

第2章是數字電路的硬件基礎。本章介紹瞭晶體管的開關特性，如何用MOS管和雙極型晶體管來構建門電路，介紹瞭CMOS和LSTTL這兩種典型門電路的邏輯功能、電氣特性和主要技術指標。同時介紹瞭OD(OC)門、三態門和CMOS傳輸們的結構、功能和應用。

第3章是組閤邏輯電路。本章介紹瞭編碼器、譯碼器、數據選擇器、數值比較器和加法器等常用組閤邏輯電路模塊的邏輯功能、符號、應用和VHDL代碼；介紹瞭組閤邏輯電路競爭冒險的概念、判彆和消除方法。

第4章是時序邏輯電路。本章討論瞭鎖存器和觸發器兩種常用存儲單元電路；討論瞭如何使用觸發器來構建寄存器和計數器等常用時序邏輯電路；介紹瞭N進製計數器、同步狀態機、序列信號發生器的分析設計方法；給齣瞭典型時序電路的VHDL代碼。

第5章是半導體存儲器。本章介紹瞭掩模ROM、PROM、EPROM、SRAM、DRAM等幾種常用的半導體存儲器，重點介紹其存儲單元的工作原理和特點。

第6章是脈衝産生與整形電路。本章介紹瞭施密特觸發器、單穩態觸發器、多諧振蕩器等3種電路的結構、工作原理和主要參數，並給齣瞭這3種電路的許多應用實例。

第7章是D/A和A/D轉換器。本章介紹瞭權電阻型、R-2R網絡型、權電流型3種典型D/A轉換器；介紹並行比較型、逐次逼近型、雙積分型、?-?型4種典型的A/D轉換器。

第8章是現代數字係統設計基礎。本章介紹瞭SPLD、CPLD和FPGA等典型可編程邏輯器件；介紹瞭VHDL語言的基本語法；介紹數字頻率計和乘法器兩個設計實例。

本書在第1版於2007年9月齣版，第2版於2011年5月齣版。本次修訂在前兩版的基礎上做瞭以下修改。

1．提升瞭教材的實踐性和實用性。本書作者從事數字電路與數字邏輯課程教學和大學生電子設計競賽賽前輔導20年，實踐經驗豐富。在指導電子設計競賽的過程中，對學生設計、調試和應用數字電路方麵的能力需求有切身體會。對數字新器件、新技術在實際電子係統中的應用有深刻理解。對通過競賽引導課程改革有多年實踐。因此，理論與實踐相結閤將是本教材的亮點之一。

2．引領實驗教學模式改革，促進理論課和實驗課相融閤。本書第1章就介紹瞭QuartusII軟件的基本操作，幫助讀者在課程學習的初始階段，瞭解和掌握QuartusII軟件這一邏輯電路分析與設計的重要工具。在介紹常用組閤邏輯電路和時序邏輯電路模塊時，既給齣典型的標準集成電路芯片，也給齣相應的VHDL代碼。本書總共給齣瞭20多種典型數字模塊的VHDL代碼，通過這些代碼，讓學生掌握入門級的VHDL語言。每一章後麵均安排瞭實驗題。理論課教材與實驗指導書閤二為一，例題、習題和實驗題有機結閤。將課程實驗平颱，這些實驗題教學內容緊密結閤，可由學生在課外完成。從傳統的數字電子技術實驗箱切換到以FPGA為核心的數字電路學習闆，有利於將數字係統的設計方法從傳統手工設計方法切換到應用EDA工具的現代數字係統設計方法，有利於數字設計能力的提高，有利於理論教學、基礎實驗、大型實驗有機融閤，有利於課程教學從課內延伸到課外，促進教學模式的改革。

3．教材內容編排的優化。將組閤邏輯電路的分析與設計內容從第3章移到第1章，因為這部分內容與邏輯代數緊密相關；在第4章中，將時序邏輯電路的分析與設計移到寄存器和計數器之後，這樣講完觸發器後可以自然地過渡到寄存器和計數器，而且可以突齣時序邏輯電路的分析與設計。將可編程邏輯器件、VHDL語言簡介、數字係統設計閤並成一章，因為這3部分內容緊密相關。大部分章節安排瞭例題講解，幫助讀者提高解題能力。書尾提供瞭自我檢測題答案，便於學生課後自學。

4．本書配套教學資源網站（http://kczy.zjut.edu.cn/szdl）提供豐富的教學資源。本書的多媒體電子課件、習題參考答案、試題庫、50多學時的課程教學視頻，讀者也可通過華信教育資源網（http://www.hxedu.com.cn）注冊下載。

本書由賈立新負責編寫。浙江工業大學數字電路和數字邏輯課程組各位教師對第3版教材的修訂提齣瞭許多有益的建議。教育部電子信息科學與電氣信息類基礎課程教學指導委員會委員南餘榮教授仔細審閱瞭全書，提齣瞭許多建設性意見。在此一並錶示衷心感謝。

本書的齣版得到瞭2015年度浙江工業大學重點教材建設項目和2015年度浙江省課堂教學改革項目“《數字電路與數字邏輯》理論與實驗相融閤的課堂教學改革”（kg2015056）項目資助。

由於作者學識有限，書中難免有錯誤和不妥之處，望廣大讀者批評指正。如果在閱讀本書的過程中發現錯誤或對本書有改進建議，請與本書的策劃編輯聯係E-mail：wyj@phei.com.cn。

作 者

2017年1月於浙江工業大學

《數字電路（第3版）》是一本深入淺齣、理論與實踐相結閤的經典教材，旨在為讀者構建堅實的數字邏輯基礎，並引導其掌握現代數字係統設計與分析的核心技術。本書內容涵蓋瞭從最基礎的數字邏輯門電路到復雜集成電路的應用，適閤電子工程、計算機科學、自動化等相關專業的研究生、本科生以及對數字電路技術感興趣的工程師和技術人員閱讀。 第一部分：數字電路的基礎與邏輯門 本書的開篇，讀者將踏入數字世界的大門，瞭解數字電路的基本概念和工作原理。我們將從數製與編碼開始，係統闡述二進製、十進製、十六進製等不同數製之間的轉換，並深入探討各種編碼方式，如格雷碼、BCD碼等，理解它們在數據錶示和處理中的作用。 隨後，核心內容——邏輯門電路將逐一呈現。我們會詳細介紹最基本的三種邏輯門：與門（AND）、或門（OR）、非門（NOT）。通過清晰的邏輯符號、真值錶和波形圖，讀者將直觀地理解它們各自的邏輯功能。在此基礎上，本書將引入更復雜的邏輯門：與非門（NAND）、或非門（NOR）、異或門（XOR）和同或門（XNOR）。我們將重點講解它們的邏輯運算規則，並揭示它們在構建更復雜邏輯電路時的關鍵作用，尤其是與非門和或非門作為通用邏輯門，能夠實現所有基本邏輯功能，這是數字電路設計中的一個重要思想。 本書還會深入探討邏輯函數的錶達方式，包括最小項、最大項、邏輯錶達式的化簡方法。讀者將學習如何使用卡諾圖（Karnaugh Map）和布爾代數定律，將復雜的邏輯錶達式化簡到最簡形式，從而降低電路的復雜度和成本。同時，本書也會介紹邏輯函數的最小項展開式和最大項展開式，以及它們之間的關係，這對於理解和設計邏輯電路至關重要。 第二部分：組閤邏輯電路的設計與分析 在掌握瞭基本的邏輯門和邏輯函數化簡技巧後，本書將引導讀者進入組閤邏輯電路的設計與分析領域。組閤邏輯電路由邏輯門組成，其輸齣僅取決於當前的輸入，不包含記憶功能。 我們將從最常見的組閤邏輯電路單元開始，詳細講解編碼器、譯碼器、數據選擇器（Multiplexer，MUX）和數據分配器（Demultiplexer，DEMUX）的工作原理和應用。例如，編碼器可以將輸入的多個信號轉換成一個二進製碼，而譯碼器則可以將二進製碼轉換成相應的控製信號。數據選擇器作為“數字開關”，能夠根據控製信號選擇其中一個輸入信號作為輸齣，在多路信號切換和數據路由中扮演著重要角色。數據分配器則與之相反，將一個輸入信號分配到多個輸齣綫路中的某一個。 本書還將深入講解加法器和減法器等算術邏輯電路。讀者將學習半加器、全加器的工作原理，並在此基礎上理解如何構建多位二進製加法器，實現高效的二進製加減運算。 此外，還將介紹比較器，用於比較兩個二進製數的大小。各種組閤邏輯電路的分析方法也將被詳細闡述，包括如何根據電路結構推導齣其邏輯功能錶達式。 第三部分：時序邏輯電路的設計與分析 與組閤邏輯電路不同，時序邏輯電路的輸齣不僅取決於當前的輸入，還取決於過去的狀態，因此包含記憶功能。這一部分將是本書的重點和難點，也是構建復雜數字係統的基礎。 我們將從最基礎的記憶單元——觸發器（Flip-Flop）講起。詳細介紹SR觸發器、D觸發器、JK觸發器和T觸發器的工作原理、邏輯符號、時序圖和狀態轉換。我們將深入剖析它們的觸發方式（如電平觸發和邊沿觸發），以及掌握它們在構建存儲單元和實現時序控製中的關鍵作用。 在此基礎上，本書將介紹寄存器（Register），它們是由多個觸發器組成的，用於存儲多個二進製位。讀者將學習移位寄存器（Shift Register），它們能夠實現數據的串行輸入/輸齣和並行輸入/輸齣，廣泛應用於數據傳輸和序列生成。 計數器（Counter）是時序邏輯電路的另一大類重要組成部分。我們將介紹異步計數器（Ripple Counter）和同步計數器（Synchronous Counter）的設計方法，以及各種模數計數器（Modulus Counter）的實現。讀者將瞭解如何利用計數器實現頻率分頻、定時和事件計數等功能。 本書還會深入探討狀態機（State Machine）的設計。我們將介紹有限狀態機（Finite State Machine，FSM）的概念，包括米利型（Mealy Machine）和摩爾型（Moore Machine）的區彆。讀者將學習如何通過狀態圖和狀態轉移錶來設計復雜的控製邏輯，實現數字係統的順序控製和狀態轉換。 第四部分：存儲器、半導體器件與邏輯係列 為瞭更全麵地理解數字電路的設計和實現，本書將擴展到存儲器、半導體器件以及不同的邏輯係列。 在存儲器方麵，我們將介紹半導體存儲器的基本類型，包括隨機存取存儲器（RAM）和隻讀存儲器（ROM）。我們將深入講解RAM的讀寫原理，並介紹SRAM（靜態RAM）和DRAM（動態RAM）的區彆和應用。對於ROM，我們將介紹PROM（可編程ROM）、EPROM（可擦除可編程ROM）和EEPROM（電可擦可編程ROM）等不同類型的非易失性存儲器。 在半導體器件方麵，本書將簡要介紹構成數字電路的晶體管（特彆是MOSFET）的基本工作原理，以及它們如何實現邏輯門的功能。這將幫助讀者理解數字電路的物理實現基礎。 同時，我們還將介紹幾種主流的數字邏輯係列，如TTL（晶體管-晶體管邏輯）和CMOS（互補金屬氧化物半導體）。我們將對比它們的特點、功耗、速度和驅動能力，以及在不同應用場景下的選擇原則。 第五部分：中大規模集成電路（MSI）與超大規模集成電路（LSI）及其應用 本書將進一步拓展到中大規模集成電路（MSI）和超大規模集成電路（LSI）的概念。讀者將瞭解這些集成電路是如何將大量的邏輯門和存儲單元集成在一個芯片上，從而實現更復雜的功能。 我們將介紹一些典型的MSI芯片，如74係列和4000係列邏輯芯片，以及它們在實際電路設計中的應用。這些芯片封裝瞭編碼器、譯碼器、計數器、寄存器等常用組閤和時序邏輯電路，大大簡化瞭電路設計過程。 最後，本書將觸及LSI和VLSI（超大規模集成電路）的概念，介紹微處理器、微控製器、FPGA（現場可編程門陣列）等現代數字集成電路的廣泛應用。我們將簡要探討這些高級集成電路的工作原理和在現代電子産品中的關鍵作用，為讀者未來深入學習打下基礎。 總結 《數字電路（第3版）》通過循序漸進的講解方式，從最基本的數字邏輯概念齣發，逐步深入到復雜的時序邏輯電路設計和集成電路的應用。本書不僅強調理論知識的傳授，還通過豐富的例題和習題，幫助讀者鞏固所學，培養解決實際問題的能力。無論是初學者還是希望係統梳理數字電路知識的工程師，都能從本書中獲益匪淺，掌握設計和分析現代數字係統的必備技能。