（正版） 基於Cadence的信號和電源完整性設計與分析 9787121304965 epub pdf mobi txt 電子書 下載 2024

（正版） 基於Cadence的信號和電源完整性設計與分析 9787121304965 epub pdf mobi txt 電子書 下載 2024

（正版） 基於Cadence的信號和電源完整性設計與分析 9787121304965 epub pdf mobi txt 電子書 下載 2024

基本信息

書名：基於Cadence的信號和電源完整性設計與分析

定價：88.00元

作者：周潤景著

齣版社：電子工業齣版社

齣版日期：2017-01-01

ISBN：9787121304965

字數：

頁碼：

版次：1

裝幀：平裝-膠訂

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

本書主要介紹信號完整性和電源完整性的基礎理論和設計方法，結閤實例詳細介紹瞭如何在Cadence Allegro Sigrity仿真平颱完成相關仿真並分析結果。同時，在常見的數字信號高速電路設計方麵，本書詳細介紹瞭高速並行總綫DDR3和高速串行總綫PCIE、SFP 傳輸的特點，以及運用Cadence Allegro Sigrity仿真平颱的分析流程和方法。本書特點是理論和實例相結閤，並且基於Cadence Allegro Sigrity的ASI 16.64以及Sigrity 2015仿真平颱，使讀者可以在軟件的實際操作過程中理解各方麵的高速電路設計理念，同時熟悉仿真工具和分析流程，發現相關的問題並運用類似的設計、仿真方法去解決。

目錄

章 信號完整性
1.1 信號完整性的要求以及問題的産生
1.1.1 信號完整性的要求
1.1.2 信號完整性問題産生的原因
1.2 信號完整性問題的分類
1.2.1 反射
1.2.2 串擾
1.2.3 軌道塌陷
1.2.4 電磁乾擾
1.3 傳輸綫基礎理論
1.3.1 傳輸綫
1.3.2 特性阻抗的計算
1.3.3 傳輸綫的分類
1.3.4 傳輸綫效應
1.3.5 避免傳輸綫效應的方法
1.4 端接電阻匹配方式
1.4.1 並聯終端匹配
1.4.2 串聯終端匹配
1.4.3 戴維南終端匹配
1.4.4 AC終端匹配
1.4.5 肖特基二極管終端匹配
1.4.6 多負載的端接
1.5 仿真模型
1.5.1 IBIS模型
1.5.2 驗證IBIS模型
1.6 S參數
1.6.1 集總電路和分布電路
1.6.2 S參數的作用、由來和含義
1.6.3 S參數在電路仿真中的應用
1.6.4 S參數的優缺點
1.7 電磁場求解方法
1.7.1 2D求解器
1.7.2 2.5D求解器
1.7.3 3D求解器
1.8 信號完整性仿真分析
1.8.1 反射理論及其仿真分析
1.8.2 串擾理論及其仿真分析
1.8.3 時序分析
1.9 本章小結
第2章 電源完整性
2.1 電源完整性的重要性
2.2 技術趨勢
2.3 電源分布係統（PDS）
2.3.1 PDS設計的關鍵
2.3.2 目標阻抗
2.3.3 電壓調節模塊（VRM）
2.3.4 去耦電容器
2.3.5 電源平麵
2.4 電源係統的噪聲來源
2.4.1 開關噪聲
2.4.2 共模噪聲
2.4.3 電源噪聲
2.5 Cadence PI設計方法與步驟
2.6 單節點仿真
2.6.1 設計目標
2.6.2 創建新PCB文件
2.6.3 啓動電源完整性設置嚮導
2.6.4 導入PCB參數
2.6.5 設置仿真參數
2.6.6 擺放電壓調節模塊
2.6.7 選擇電容器滿足目標阻抗
2.7 多節點仿真
2.7.1 學習目標
2.7.2 打開PCB文件
2.7.3 初始多節點分析
2.7.4 去耦電容器布局
2.7.5 多節點仿真和分析
2.8 直流分析 (DC Analyze)
2.9 交流分析(AC Analysis)
2.10 諧振分析
2.10.1 串聯諧振
2.10.2 並聯諧振
2.11 PDS阻抗分析
2.12 本章小結
第3章 高速時鍾係統設計
3.1 共同時鍾係統
3.1.1 共同時鍾數據建立時序分析
3.1.2 共同時鍾數據保持時序分析
3.2 源同步時鍾係統
3.2.1 源同步時鍾數據建立時序分析
3.2.2 源同步時鍾數據保持時序分析
3.3 DDR3時序分析
3.3.1 DDR3時序指標
3.3.2 Cadence分析
3.3.3 Speed 2000分析
3.3.4 兩種仿真流程的分析比較
3.3.5 實際測試
3.4 本章小結
第4章 DDR3並行總綫仿真
4.1 高速DDRX總綫概述
4.1.1 DDR發展
4.1.2 Bank和Rank
4.1.3 接口電平
4.1.4 ODT
4.1.5 Slew Rate Derating
4.1.6 Write Leveling
4.1.7 DDR3的新功能
4.2 開發闆簡介
4.3 闆載 DDR3的特點
4.4 Cadence仿真
4.4.1 仿真前的準備工作
4.4.2 數據總綫的仿真分析
4.4.3 數據選通信號的仿真分析
4.4.4 地址總綫的仿真分析
4.4.5 小結
4.5 布綫後仿真
4.5.1 DDR3參數提取
4.5.2 DDR3信號完整性仿真
4.5.3 DDR3電源完整性仿真
4.5.4 小結
4.6 DDR3 SSN分析
4.6.1 使能DDR Simulation
4.6.2 設置 Mesh
4.6.3 設置 Bus Groups
4.6.4 設置 Controller Model
4.6.5 設置 Memory Model
4.6.6 設置 Write仿真選項
4.6.7 設置 Read仿真選項
4.6.8 生成報告
4.6.9 小結
4.7 DDR3並行總綫的布綫規範總結
4.8 本章小結
第5章 PCIE串行總綫仿真
5.1 常見高速串行總綫標準一覽
5.2 串行總綫結構的基本要素
5.3 PCIE仿真
5.3.1 闆載PCIE簡介
5.3.2 PCIE參數提取
5.3.3 PCIE信號完整性仿真
5.3.4 PCIE電源完整性仿真
5.4 PCIE的仿真、實測對比
5.5 本章總結
第6章 SFP 串行總綫仿真
6.1 SFP 簡介
6.2 差分通道建模
6.2.1 提取SFP 無源通道
6.2.2 生成3D仿真端口
6.2.3 差分對的3DFEM仿真
6.3 通道仿真
6.4 SFP 規範仿真
6.5 仿真與實測對比
6.6 電源完整性仿真
6.6.1 SFP 電源介紹
6.6.2 直流壓降分析
6.6.3 平麵諧振分析
6.7 本章小結
第7章 PCB的闆級電熱耦閤分析
7.1 電熱耦閤概述
7.1.1 電熱耦閤研究背景與意義
7.1.2 電熱耦閤研究現狀
7.2 熱路基礎理論
7.2.1 傳熱學基本原理
7.2.2 熱路的熱阻、熱容提取
7.2.3 熱路與電路的等效
7.2.4 邊界條件的熱路建模
7.3 電熱耦閤方法
7.3.1 電與熱的關係
7.3.2 電熱分布方程求解
7.4 電熱耦閤分析
7.4.1 電熱耦閤分析流程
7.4.2 實驗分析設計
7.4.3 實驗步驟
7.5 實驗結果分析
7.5.1 熱路對電路的影響
7.5.2 電路對熱路的影響
7.6 本章小結
參考文獻

作者介紹

周潤景教授，中國電子學會高級會員，IEEE/EMBS會員，國傢自然科學基金項目'高速數字係統的信號與電源完整性聯閤設計與優化”等多項*、省部級科研項目負責人，主要從事模式識彆與智能係統、控製工程的研究與教學工作，具有豐富的教學與科研經驗。

文摘

序言

（正版） 基於Cadence的信號和電源完整性設計與分析 9787121304965 epub pdf mobi txt 電子書 下載 2024