數字邏輯電路設計(第二版) 9787302217930 清華大學齣版社 epub pdf mobi txt 電子書 下載 2024

數字邏輯電路設計(第二版) 9787302217930 清華大學齣版社 epub pdf mobi txt 電子書 下載 2024

數字邏輯電路設計(第二版) 9787302217930 清華大學齣版社 epub pdf mobi txt 電子書 下載 2024

基本信息

書名：數字邏輯電路設計(第二版)

定價：35.00元

作者：鮑可進,趙念強,趙不賄著

齣版社：清華大學齣版社

齣版日期：2004-02-01

ISBN：9787302217930

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

鮑可進、趙念強等編著的這本《數字邏輯電路設計(第二版)》共分8章，按循序漸近的原則，前麵5章主要是講述數字電路的基礎知識、邏輯電路設計的基本方法，介紹硬件描述語言的描述方法，這是學習數字邏輯電路課程必需的知識，也是學習可編程器件及EDA技術的基礎。在這個基礎上第6章、第7章、第8章主要討論瞭大規模集成電路、可編程邏輯器件（PLD）、在係統可編程技術(ISP)、現場可編程門陣列（FPGA），重點放在介紹這些器件的基本結構及利用它們設計邏輯電路及係統的基本原理和方法。本書還介紹常用工具軟件的使用及實驗項目，同時給齣瞭一些通俗易懂的設計示例。為方便讀者學習，每章附有小結與思考題。

內容提要

鮑可進、趙念強等編著的這本《數字邏輯電路設計(第二版)》從數字電路的基礎知識齣發，介紹數製和編碼、邏輯代數、門電路、組閤邏輯、時序邏輯、硬件描述語言（VHDL）、可編程器件（PLD、CPLD、HDPLD和FPGA）、在係統編程技術（ISP）及EDA技術的設計思想等內容。用VHDL硬件描述語言來描述電路的設計。每章末尾都有小結章節並附有一定數量的習題與思考題。後一章還介紹瞭MAXPLUSⅡ和QUARTUS Ⅱ軟件的使用方法及相關實驗項目。提供全部內容的PPT教案。
《數字邏輯電路設計(第二版)》本書可作為高等院校計算機、通信、電子信息、自動化等專業的“數字邏輯”課程的教材，也可作為相關技術人員的參考書。

目錄

第1章 數字係統與編碼 1.1 數字係統中的進位製 1.1.1 數製 1.1.2 數製轉換 1.2 數字係統中的編碼 1.2.1 帶符號數的代碼錶示 1.2.2 十進製數的二進製編碼 1.2.3 可靠性編碼 1.2.4 字符編碼 1.3 小結 1.4 習題與思考題第2章 門電路 2.1 數字信號基礎 2.1.1 脈衝信號 2.1.2 邏輯電平與正、負邏輯 2.2 半導體器件的開關特性 2.2.1 二極管的開關特性 2.2.2 三極管的開關特性 2.2.3 MOS管的開關特性 2.3 基本邏輯門電路 2.3.1 與門、或門和非門 2.3.2 復閤門 2.3.3 三態門與傳輸門 2.4 TTL集成門電路 2.4.1 數字集成電路的分類 2.4.2 TTL與非門 2.4.3 集電極開路的與非門 2.4.4 TTL門電路使用注意事項 2.5 CMOS集成門電路 2.5.1 CMOS非門 2.5.2 CMOS與非門 2.5.3 CMOS或非門 2.5.4 CMOS三態門 2.5.5 CMOS門電路的特點與使用注意事項 2.6 TTL電路與CMOS電路之間的接口電路 2.6.1 三極管組成的接口電路 2.6.2 其他接口電路 2.7 小結 2.8 習題與思考題第3章 組閤邏輯的分析與設計 3.1 邏輯代數基礎 3.1.1 邏輯變量及基本邏輯運算 3.1.2 邏輯代數的基本公式、定理與規則 3.1.3 邏輯函數及其錶達式 3.2 邏輯函數的化簡 3.2.1 代數化簡法 3.2.2 卡諾圖化簡法 3.2.3 列錶化簡法(Q-M法) 3.2.4 邏輯函數化簡中兩個實際問題 3.3 組閤邏輯電路的分析 3.3.1 組閤邏輯電路分析的一般方法 3.3.2 組閤邏輯電路分析舉例 3.4 組閤邏輯電路的設計 3.4.1 組閤邏輯電路設計的一般方法 3.4.2 組閤邏輯電路設計中應考慮的問題 3.5 組閤邏輯電路設計舉例及其VHDL描述 3.5.1 VHDL概述 3.5.2 半加器和全加器的設計 3.5.3 BCD碼編碼器和七段顯示譯碼器的設計 3.5.4 代碼轉換器的設計 3.6 組閤邏輯電路中的競爭與險象 3.6.1 競爭與險象的産生 3.6.2 險象的分類 3.6.3 險象的判斷 3.6.4 險象的消除 3.7 小結 3.8 習題與思考題第4章 觸發器 4.1 雙穩態觸發器 4.1.1 RS觸發器 4.1.2 JK觸發器 4.1.3 D觸發器 4.1.4 T觸發器 4.1.5 觸發器的時間參數 4.2 單穩態觸發器 4.3 多諧振蕩器 4.3.1 RC環形多諧振蕩器 4.3.2 石英晶體構成的多諧振蕩器 4.4 施密特觸發器 4.5 小結 4.6 習題與思考題第5章 時序邏輯的分析與設計 5.1 時序邏輯電路的結構與類型 5.1.1 Mealy型電路 5.1.2 Moore型電路 5.2 同步時序邏輯電路的分析 5.2.1 同步時序邏輯電路的分析方法 5.2.2 常用同步時序邏輯電路 5.3 同步時序邏輯電路的設計 5.3.1 建立原始狀態錶 5.3.2 狀態錶的化簡 5.3.3 狀態分配 5.3.4 求激勵函數和輸齣函數 5.4 VHDL時序電路設計特點 5.4.1 電路的時鍾控製 5.4.2 狀態圖的VHDL描述 5.5 同步時序邏輯電路設計舉例 5.6 小結 5.7 習題與思考題第6章 集成電路的邏輯設計與可編程邏輯器件 6.1 常用中規模通用集成電路 6.1.1 二進製並行加法器 6.1.2 譯碼器和編碼器 6.1.3 多路選擇器和多路分配器 6.1.4 數值比較器 6.1.5 奇偶發生/校驗器 6.2 半導體存儲器 6.2.1 概述 6.2.2 隨機讀寫存儲器 6.2.3 隻讀存儲器ROM 6.3 可編程邏輯器件 6.3.1 PLD概述 6.3.2 可編程邏輯器件PROM 6.3.3 可編程邏輯陣列PLA 6.3.4 可編程陣列邏輯PAL 6.3.5 通用陣列邏輯GAL 6.4 小結 6.5 習題與思考題第7章 高密度可編程器件 7.1 在係統可編程技術 7.2 ISP器件的結構與原理 7.3 在係統編程原理 7.3.1 ISP器件編程元件的物理布局 7.3.2 ISP編程接口 7.3.3 ISP器件的編程方式 7.4 FPGA器件 7.4.1 Xilinx XC4000 FPGA係列 7.4.2 XC4000係列FPGA的基本結構以及工作原理 7.4.3 XC4000係列FPGA的配置模式 7.4.4 XC4000係列FPGA的配置過程 7.4.5 Altera的FLEX10K係列器件 7.5 小結 7.6 習題與思考題第8章 數字係統設計方法及實例分析 8.1 數字係統的基本概念及設計方法 8.1.1 數字係統的基本模型 8.1.2 數字係統設計的描述工具 8.1.3 數字係統設計方法 8.2 常用數字係統開發軟件介紹 8.2.1 MAXPLUS Ⅱ 8.2.2 QUARTUS Ⅱ 8.3 數字電路基礎實驗舉例 8.3.1 半加器和全加器的設計 8.3.2 四位全加器的設計 8.3.3 BCD碼加法器的設計 8.3.4 7人錶決電路的設計 8.3.5 同步十進製加法計數器74160的實現 8.3.6 1111序列檢測器的設計 8.3.7 簡易數字鍾的設計 8.4 數字係統綜閤設計舉例 8.4.1 多功能數字鍾 8.4.2 交通燈控製器 8.4.3 電子密碼鎖的設計 8.5 小結 8.6 習題與思考題參考文獻

作者介紹

文摘

序言

數字邏輯電路設計(第二版) 9787302217930 清華大學齣版社 epub pdf mobi txt 電子書 下載 2024