Verilog傳奇——從電路齣發的HDL代碼設計 9787121298448 epub pdf mobi txt 電子書 下載 2024

Verilog傳奇——從電路齣發的HDL代碼設計 9787121298448 epub pdf mobi txt 電子書 下載 2024

Verilog傳奇——從電路齣發的HDL代碼設計 9787121298448 epub pdf mobi txt 電子書 下載 2024

基本信息

書名:Verilog傳奇——從電路齣發的HDL代碼設計

：79.00元

售價：57.7元,便宜21.3元,摺扣73

作者:吳濤

齣版社：電子工業齣版社

齣版日期：2016-09-01

ISBN：9787121298448

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

一直尋覓可以寫這種風格和傳播技術之道的作者，直到遇到吳濤博士。這連續創作和齣版的兩本書雖然對作者來說可能源於厚積薄發而信手拈來，一氣嗬成，但在其他人身上則是不可能實現的。本書兼具幽默的傳達方式、閤理的知識框架，也許會讓入門菜鳥甚至行業內有經驗者有醍醐灌頂的感覺。

內容提要

電路圖是代碼的基礎，代碼是電路圖的描述，這是數字邏輯係統設計的基本思路。本書正是遵循這種思路，從電路齣發係統地介紹瞭Verilog語言的知識。本書以通俗幽默的語言介紹瞭Verilog語言的基礎知識以及對應的電路設計技巧，其中重點強調瞭“看圖（電路圖）說話（寫Verilog代碼）”的思想。除瞭基本知識、可綜閤語句、仿真驗證外，還講解瞭復雜係統設計方法，介紹瞭3種不同算法的DDS係統的設計。通過閱讀本書，讀者可以熟練、全麵地掌握針對工程實踐的Verilog語言的知識，並且瞭解瞭係統算法與定點化、係統結構與電路設計等概念。在今後的工程實踐中，這些對於一個閤格的數字邏輯設計工程師而言，都是必須掌握的知識。

目錄

目 錄
忍者學校篇
章 基礎知識2
加和尚說技術發展 穆金仙談語言演變
Verilog語言發展及其主要特點5
守規並非實際迂腐 按部方為真正捷徑
ASIC與FPGA的開發流程13
高速率信號要完整 門陣列時序可約束
FPGA的時序約束21
打勝仗未雨需綢繆 做設計把握到細節
FPGA結構與麵嚮FPGA的設計30
語言設計兩麵全能 初學乍練一頭霧水
Verilog語言的可綜閤性38
第二章 語言層次47
翻譯標準穆子得意 鬍說層次加菲犯難
標準內容與邏輯層次50
跳齣行為天地寬 廣麵試之前必讀此節
非RTL級的Verilog簡介57
腳踏陰陽以生四象 內存數值而齣格式
常量與錶達式63
齣生命名自有準則 韆絲萬縷布爾邏輯
變量類型71
工程步驟自頂嚮下 邏輯設計模塊連接
模塊設計與連接77
下忍者篇
第三章 組閤操作88
科學思維三段推理 數字電路邏輯運算
邏輯運算92
四則運算正負整數 可否綜閤加減乘除
算術運算99
適應環境多種選擇 分支導航關係比較
關係操作107
關關雎鳩輾轉反側 位位比特拼接擴展
位拼接與選取113
前途歧路會看地圖 係統分支選擇操作
“ :”選擇操作122
第四章 還是組閤131
默默潛伏不求正名 時時準備立即響應
組閤邏輯：reg與always134
條件麵前戲說假如 真情實感淚唱如果
選擇語句143
數座“伊夫”管理睏難 多個數值討論“案例”
多選語句151
沙彌聽講迷途知返 老道說書指點迷津
組閤邏輯綜閤160
中忍者篇
第五章 時序邏輯167
兩個活寶鎖存觸發 一對兄弟電平邊沿
觸發器與時序邏輯171
積香廚中穆子做麵 集電芯內觸發聯串
D觸發器鏈181
包袱重壓蝸牛行路 輕裝分擔馬蹄飛奔
時序與組閤邏輯融閤192
獨木成林難於登天 兄弟協力分進閤擊
並行化設計模式204
天下大事欲速不達 建功立業集腋成裘
流水綫設計模式214
工作不滿老闆發怒 一人多用調度得當
時分復用設計模式231
第六章 工程話題241
係統復位無上法寶 片外按鍵初級輸入
按鍵與復位244
語言有限移位受限 智力無邊位數可變
可變移位寬度的移位操作255
數字邏輯狀態一統 數學抽象模型兩種
有限狀態機及其代碼262
多個時鍾滴滴答答 幾種隔離分分閤閤
多時鍾係統275
重復工作令人煩惱循環描述可能綜閤
循環控製282
上忍者篇
第七章 靈活模塊291
闢邪驅鬼書寶尉遲 復雜計算任務函數
函數與任務294
統一環境統一定義 一起修改一起作用
宏定義與宏判斷303
結構一緻小節差異 書寫單次參數細化
參數310

學習方法模式總結 代碼簡練生成有道
生成塊319
綜閤知識核心設計 數字分頻牛刀小試
數字分頻器核的設計333
第八章 電路之外334
行為涉及紅花兩朵 電路驗證各有不同
與電路無關的HDL347
繼承而來功能豐富 範圍廣泛應用謹慎
編譯指令356
仿真亦需輸入輸齣 語言也有任務函數
係統任務與函數364
武林高手也要吃飯 強設計必須測試
測量嚮量與激勵374
對外聯絡語言接口 勾選交通句柄函數
與其他語言/係統藉口簡介383
火影篇
第九章 綜閤例子391
脈衝時鍾時時震蕩 正弦信號刻刻查錶
DDS及其基於ROM查找錶的實現394
截弓為弦祖子得率 化麯作綫比丘成功
基於摺綫擬閤的DDS實現407
鬍鏇不停逐步逼近 位寬延長內外有彆
基於CORDIC的DDS實現421

常用Verilog關鍵詞的邏輯歸類431

代碼風格與規則434

有關開發與仿真環境的資料438

作者介紹

從事過關於W-CDMA的FPGA IP core設計工作，也完成過W-CDMA和TDS-CDMA的接收機理論研究和鏈路仿真，及無綫通信的係統設計和標準設計工作。目前，有100多個已經授權的發明，也是某個通信行業標準文件的作者，還有的思想被寫入3GPP的協議。作者在某電子信類專業論壇上享有一定知名度，以文風幽默，談古論今，故事性講解擅長。

文摘

序言

Verilog傳奇——從電路齣發的HDL代碼設計 9787121298448 epub pdf mobi txt 電子書 下載 2024