Xilinx Zynq-7000嵌入式系统设计与实现 epub pdf mobi txt 电子书 下载 2024

Xilinx Zynq-7000嵌入式系统设计与实现 epub pdf mobi txt 电子书 下载 2024

☆☆☆☆☆
简体网页||繁体网页



点击这里下载

Xilinx Zynq-7000嵌入式系统设计与实现 epub pdf mobi txt 电子书 下载 2024

类似图书 点击查看全场最低价

---

编辑推荐

适读人群 ：本书可以作为学习ARM Cortex-A9处理器嵌入式开发，以及Xilinx Zynq-7000 SoC 嵌入式开发的教材、工程参考用书。

? 知识全面 本书内容涵盖ARM Cortex-A9双核处理器的架构、汇编指令集、片上存储器系统、GPIO、中断、定时器、DMA和外设等关键知识点。以Vivado 2015.4集成开发工具为设计平台，全面系统地说明了在Xilinx Zynq-7000 SoC平台上实现嵌入式系统设计的方法，对裸机环境和Linux环境下的嵌入式实现流程进行了详细的说明。此外，在本书中还引入Xilinx的HLS高层次综合工具，说明在片内硬件中使用C语言建模复杂算法的方法。

? 内容先进 在编写本书内容时，参考了ARM公司大学计划提供的Cortex-A9单核/双核处理器的*新教学资料，以及Xilinx公司大学计划提供的Zynq-7000 SoC嵌入式设计教学资料，力图全面反映全球新的嵌入式系统设计理论和实现方法。

? 实例丰富 通过大量的设计实例，以Xilinx公司Vivado 2015.4集成开发环境为平台，基于XC7Z020 SoC器件，详细说明Cortex-A9嵌入式系统的设计和实现方法。全书实例达到近40个，可以满足嵌入式系统教学和自学的需求。

? 软硬融合 在编写本书的过程中，特别强调软件硬件协同设计、协同仿真和协同调试的嵌入式系统设计新方法。同时，也突出体现以IP核为中心的系统级软件硬件相融合的设计思想。

内容简介

本书以Xilinx公司的XC7Z020 Zynq-7000 SoC器件和Xilinx新的Vivado 2015.4集成开发环境为平台，全面系统的介绍了嵌入式系统设计的完整设计流程。作者以本书为核心，构建了由公开视频教学资源、设计案例代码、教学课件、QQ交流群等学习资源，以方便广大读者与作者交流互动。

作者简介

何宾 著名的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作近30部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。典型的代表作有《Xilinx FPGA数字设计-从门级到行为级的双重描述》、《STC单片机原理及应用》、《Altium Designer15.0电路仿真》、《STC单片机C语言程序设计》等。

目录

第1章Zynq-7000 SoC设计导论
1．1全可编程片上系统基础知识
1．1．1全可编程片上系统的演进
1．1．2SoC与MCU和CPU的比较
1．1．3全可编程SoC诞生的背景
1．1．4可编程SoC系统技术特点
1．1．5全可编程片上系统中的处理器类型
1．2Zynq-7000 SoC功能和结构
1．2．1Zynq-7000 SoC产品分类及资源
1．2．2Xilinx Zynq-7000 SoC功能
1．2．3Zynq-7000 SoC处理系统PS的构成
1．2．4Zynq-7000 SoC可编程逻辑PL的构成
1．2．5Zynq-7000 SoC内的互联结构
1．2．6Zynq-7000 SoC的供电引脚
1．2．7Zynq-7000 SoC内MIO到EMIO的连接
1．2．8Zynq-7000 SoC内为PL分配的信号
1．3Zynq-7000 SoC在嵌入式系统中的优势
1．3．1使用PL实现软件算法
1．3．2降低功耗
1．3．3实时减负
1．3．4可重配置计算
1．4Zynq-7000 SoC的Vivado设计流程
1．4．1Vivado的IP设计和系统级设计集成
1．4．2使用RTL或网表的设计流程
1．4．3IP子系统设计
1．4．4嵌入式处理器硬件设计
1．4．5使用模型和高级综合的DSP设计
1．4．6脱离上下文的设计流程
1．4．7I/O引脚规划和布局
1．4．8设计分析和验证
1．4．9器件编程和硬件验证
1．4．10部分可重配置
第2章AMBA协议规范
2．1AMBA规范概述
2．2AMBA APB规范
2．2．1AMBA APB写传输
2．2．2AMBA APB读传输
2．2．3AMBA APB错误响应
2．2．4操作状态
2．2．5AMBA3 APB信号
2．3AMBA AHB规范
2．3．1AMBA AHB结构
2．3．2AMBA AHB操作
2．3．3AMBA AHB传输类型
2．3．4AMBA AHB猝发操作
2．3．5AMBA AHB传输控制信号
2．3．6AMBA AHB地址译码
2．3．7AMBA AHB从设备传输响应
2．3．8AMBA AHB数据总线
2．3．9AMBA AHB传输仲裁
2．3．10AMBA AHB分割传输
2．3．11AMBA AHB复位
2．3．12关于AHB数据总线的位宽
2．3．13AMBA AHB接口设备
2．4AMBA AXI4规范
2．4．1AMBA AXI4概述
2．4．2AMBA AXI4功能
2．4．3AMBA AXI4互联结构
2．4．4AXI4-Lite功能
2．4．5AXI4-Stream功能
第3章Zynq-7000系统公共资源及特性
3．1时钟子系统
3．1．1时钟系统架构
3．1．2CPU时钟域
3．1．3时钟编程实例
3．1．4时钟系统内生成电路结构
3．2复位子系统
3．2．1复位系统结构和层次
3．2．2复位流程
3．2．3复位的结果
第4章Zynq调试和测试子系统
4．1JTAG和DAP子系统
4．1．1JTAG和DAP系统功能
4．1．2JTAG和DAP系统I/O信号
4．1．3编程模型
4．1．4ARM DAP控制器
4．1．5跟踪端口接口单元TPIU
4．1．6Xilinx TAP控制器
4．2CoreSight系统结构及功能
4．2．1CoreSight结构概述
4．2．2CoreSight系统功能
第5章Cortex-A9处理器及指令集
5．1应用处理单元概述
5．1．1基本功能
5．1．2系统级视图
5．2ARM处理器架构发展
5．3Cortex-A9中央处理器结构
5．3．1处理器模式
5．3．2寄存器
5．3．3流水线
5．3．4分支预测
5．3．5指令和数据对齐
5．3．6跟踪和调试
5．4Cortex-A9处理器指令集
5．4．1指令集基础
5．4．2数据处理操作
5．4．3存储器指令
5．4．4分支
5．4．5饱和算术
5．4．6杂项指令
第6章Cortex-A9片上存储器系统结构和功能
6．1L1高速缓存
6．1．1高速缓存背景
6．1．2高速缓存的优势和问题
6．1．3存储器层次
6．1．4高速缓存结构
6．1．5缓存策略
6．1．6写和取缓冲区
6．1．7缓存性能和命中速度
6．1．8无效和清除缓存
6．1．9一致性和统一性点
6．1．10Zynq-7000中Cortex-A9 L1高速缓存的特性
6．2存储器顺序
6．2．1普通、设备和强顺序存储器模型
6．2．2存储器属性
6．2．3存储器屏障
6．3存储器管理单元
6．3．1MMU功能描述
6．3．2虚拟存储器
6．3．3转换表
6．3．4页表入口域的描述
6．3．5TLB构成
6．3．6存储器访问顺序
6．4侦听控制单元
6．4．1地址过滤
6．4．2SCU主设备端口
6．5L2高速缓存
6．5．1互斥 L2-L1高速缓存配置
6．5．2高速缓存替换策略
6．5．3高速缓存锁定
6．5．4使能/禁止 L2高速缓存控制器
6．5．5RAM访问延迟控制
6．5．6保存缓冲区操作
6．5．7在Cortex-A9和L2控制器之间的优化
6．5．8预取操作
6．5．9编程模型
6．6片上存储器
6．6．1片上存储器概述
6．6．2片上存储器功能
6．7系统地址分配
6．7．1地址映射
6．7．2系统总线主设备
6．7．3I/O外设
6．7．4SMC存储器
6．7．5SLCR寄存器
6．7．6杂项PS寄存器
6．7．7CPU私有总线寄存器
第7章Zynq-7000 SoC的Vivado基本设计流程
7．1创建新的工程
7．2使用IP集成器创建处理器系统
7．3生成顶层HDL并导出设计到SDK
7．4创建应用测试程序
7．5设计验证
7．5．1验证前的硬件平台准备
7．5．2设计验证的具体实现
7．6SDK调试工具的使用
7．6．1打开前面的设计工程
7．6．2导入工程到SDK
7．6．3建立新的存储器测试工程
7．6．4运行存储器测试工程
7．6．5调试存储器测试工程
7．7SDK性能分析工具
第8章ARM GPIO的原理和控制实现
8．1GPIO模块原理
8．1．1GPIO接口及功能
8．1．2GPIO编程流程
8．1．3I/O接口
8．1．4部分寄存器说明
8．1．5底层读/写函数说明
8．1．6GPIO的API函数说明
8．2Vivado环境下MIO读/写控制的实现
8．2．1调用底层读/写函数编写GPIO应用程序
8．2．2调用API函数编写控制GPIO应用程序
8．3Vivado环境下EMIO读/写控制的实现
8．3．1调用底层读/写函数编写GPIO应用程序
8．3．2调用API函数编写控制GPIO应用程序
第9章Cortex-A9异常与中断原理及实现
9．1异常原理
9．1．1异常类型
9．1．2异常处理
9．1．3其他异常句柄
9．1．4Linux异常程序流
9．2中断原理
9．2．1外部中断请求
9．2．2Zynq-7000 SoC内的中断环境
9．2．3中断控制器的功能
9．3Vivado环境下中断系统的实现
9．3．1Cortex-A9处理器中断及异常初始化流程
9．3．2Cortex-A9 GPIO控制器初始化流程
9．3．3导出硬件设计到SDK
9．3．4创建新的应用工程
9．3．5运行应用工程
第10章Cortex-A9定时器原理及实现
10．1定时器系统架构
10．1．1CPU私有定时器和看门狗定时器
10．1．2全局定时器/计数器
10．1．3系统看门狗定时器
10．1．4三重定时器/计数器
10．1．5I/O信号
10．2Vivado环境下定时器的控制实现
10．2．1打开前面的设计工程
10．2．2创建SDK软件工程
10．2．3运行软件应用工程
第11章Cortex-A9 DMA控制器原理及实现
11．1DMA控制器架构
11．2DMA控制器功能
11．2．1考虑AXI交易的因素
11．2．2DMA管理器
11．2．3多通道数据FIFO（MFIFO）
11．2．4存储器―存储器交易
11．2．5PL外设AXI交易
11．2．6PL外设请求接口
11．2．7PL外设长度管理
11．2．8DMAC长度管理
11．2．9事件和中断
11．2．10异常终止
11．2．11安全性
11．2．12IP配置选项
11．3DMA控制器编程指南
11．3．1启动控制器
11．3．2执行DMA传输
11．3．3中断服务例程
11．3．4寄存器描述
11．4DMA引擎编程指南
11．4．1写微码编程用于AXI交易的CCRx
11．4．2存储器到存储器传输
11．4．3PL外设DMA传输长度管理
11．4．4使用一个事件重新启动DMA通道
11．4．5中断一个处理器
11．4．6指令集参考
11．5编程限制
11．6系统功能之控制器复位配置
11．7I/O接口
11．7．1AXI主接口
11．7．2外设请求接口
11．8Vivado环境下DMA传输的实现
11．8．1DMA控制器初始化流程
11．8．2中断控制器初始化流程
11．8．3中断服务句柄处理流程
11．8．4导出硬件设计到SDK
11．8．5创建新的应用工程
11．8．6运行软件应用工程
第12章Cortex-A9安全性扩展
12．1TrustZone硬件架构
12．1．1多核系统的安全性扩展
12．1．2普通世界和安全世界的交互
12．2Zynq-7000 APU内的TrustZone
12．2．1CPU安全过渡
12．2．2CP15寄存器访问控制
12．2．3MMU安全性
12．2．4L1缓存安全性
12．2．5安全异常控制
12．2．6CPU调试 TrustZone访问控制
12．2．7SCU寄存器访问控制
12．2．8L2缓存中的TrustZone支持
第13章Cortex-A9 NEON原理及实现
13．1SIMD
13．2NEON架构
13．2．1与VFP的共性
13．2．2数据类型
13．2．3NEON寄存器
13．2．4NEON指令集
13．3NEON C编译器和汇编器
13．3．1向量化
13．3．2检测NEON
13．4NEON优化库
13．5SDK工具提供的优化选项
13．6使用NEON内联函数
13．6．1NEON数据类型
13．6．2NEON内联函数
13．7优化NEON汇编器代码
13．8提高存储器访问效率
13．9自动向量化实现
13．9．1导出硬件设计到SDK
13．9．2创建新的应用工程
13．9．3运行软件应用工程
13．10NEON汇编代码实现
13．10．1导出硬件设计到SDK
13．10．2创建新的应用工程
13．10．3运行软件应用工程
第14章Cortex-A9外设模块结构及功能
14．1DDR存储器控制器
14．1．1DDR存储器控制器接口及功能
14．1．2AXI存储器端口接口
14．1．3DDR核和交易调度器
14．1．4DDRC仲裁
14．1．5DDR控制器PHY
14．1．6DDR初始化和标定
14．1．7纠错码
14．2静态存储器控制器
14．2．1静态存储器控制器接口及功能
14．2．2静态存储器控制器和存储器的信号连接
14．3四-SPI Flash控制器
14．3．1四-SPI Flash控制器功能
14．3．2四-SPI Flash控制器反馈时钟
14．3．3四-SPI Flash控制器接口
14．4SD/SDIO外设控制器
14．4．1SD/SDIO控制器功能
14．4．2SD/SDIO控制器传输协议
14．4．3SD/SDIO控制器接口信号连接
14．5USB主机、设备和OTG控制器
14．5．1USB控制器接口及功能
14．5．2USB主机操作模式
14．5．3USB设备操作模式
14．5．4USB OTG操作模式
14．6吉比特以太网控制器
14．6．1吉比特以太网控制器接口及功能
14．6．2吉比特以太网控制器接口编程向导
14．6．3吉比特以太网控制器接口信号连接
14．7SPI控制器
14．7．1SPI控制器的接口及功能
14．7．2SPI控制器时钟设置规则
14．8CAN控制器
14．8．1CAN控制器接口及功能
14．8．2CAN控制器操作模式
14．8．3CAN控制器消息保存
14．8．4CAN控制器接收过滤器
14．8．5CAN控制器编程模型
14．9UART控制器
14．9．1UART控制器接口及功能
14．10I2C控制器
14．10．1I2C速度控制逻辑
14．10．2I2C控制器的功能和工作模式
14．11ADC转换器接口
14．11．1ADC转换器接口及功能
14．11．2ADC命令格式
14．11．3供电传感器报警
14．12PCI-E接口
第15章Zynq-7000内的可编程逻辑资源
15．1可编程逻辑资源概述
15．2可编程逻辑资源功能
15．2．1CLB、Slice和LUT
15．2．2时钟管理
15．2．3块RAM
15．2．4数字信号处理-DSP Slice
15．2．5输入/输出
15．2．6低功耗串行收发器
15．2．7PCI-E模块
15．2．8XADC（模拟-数字转换器）
15．2．9配置
第16章Zynq-7000内的互联结构
16．1系统互联架构
16．1．1互联模块及功能
16．1．2数据路径
16．1．3时钟域
16．1．4连接性
16．1．5AXI ID
16．1．6寄存器概述
16．2服务质量
16．2．1基本仲裁
16．2．2高级QoS
16．2．3DDR端口仲裁
16．3AXI_HP接口
16．3．1AXI_HP接口结构及特点
16．3．2接口数据宽度
16．3．3交易类型
16．3．4命令交替和重新排序
16．3．5性能优化总结
16．4AXI_ACP接口
16．5AXI_GP接口
16．6AXI信号总结
16．7PL接口选择
16．7．1使用通用主设备端口的Cortex-A9
16．7．2通过通用主设备的PS DMA控制器（DMAC）
16．7．3通过高性能接口的PL DMA
16．7．4通过AXI ACP的PL DMA
16．7．5通过通用AXI从（GP）的PL DMA
第17章Zynq-7000 SoC内定制简单AXI-Lite IP
17．1设计原理
17．2定制AXI-Lite IP
17．

Xilinx Zynq-7000嵌入式系统设计与实现 epub pdf mobi txt 电子书 下载 2024

Xilinx Zynq-7000嵌入式系统设计与实现 下载 epub mobi pdf txt 电子书 2024

评分☆☆☆☆☆

这个价格太划算了，双十一买得值！！！

评分☆☆☆☆☆

还不错，还不是为了豆豆。用了就知道。

评分☆☆☆☆☆

80%翻译zynq的ug585数据手册，翻译数据手册也能忍，关键是别翻译太烂啊！！！书看一次难受一次，感觉现在的教育者太不负责任了，出的书简直就是骗钱的，翻译数据手册的水平连研究生都不如，每一章的专业术语的翻译风格还不一样，感觉就是找了一帮学生，每个人翻译一章ug585，然后排个版就发表了，语句都不通，专业术语翻译的那叫一个奇葩。。。。。这是无语，看到今天真是忍不住来个差评了！！！！

评分☆☆☆☆☆

买了很多书，还没有来得及看，应该不错

评分☆☆☆☆☆

速度很快，上午买下午到。

评分☆☆☆☆☆

好书，值得买！！！！！

评分☆☆☆☆☆

各种资料的堆砌，不推荐。

评分☆☆☆☆☆

此用户未填写评价内容

评分☆☆☆☆☆

速度很快，上午买下午到。

类似图书 点击查看全场最低价