基於FPGA的數字信號處理（第2版） epub pdf mobi txt 電子書下載 2024

Name: 基於FPGA的數字信號處理（第2版） pdf epub mobi txt 電子書 2024
SKU: 11727638
Rating: 4 (10 reviews)

☆☆☆☆☆
簡體網頁||繁體網頁

高亞軍著

下載链接在页面底部

點擊這裡下載

facebook linkedin mastodon messenger pinterest reddit telegram twitter viber vkontakte whatsapp 複製鏈接

想要找書就要到靜思書屋

book.tinynews.org

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

發表於2024-11-21

商品介绍

齣版社：電子工業齣版社

ISBN：9787121263583

版次：2

商品編碼：11727638

包裝：平裝

叢書名： EDA精品智匯館

開本：16開

齣版時間：2015-07-01

用紙：膠版紙

頁數：436

正文語種：中文

基於FPGA的數字信號處理（第2版） epub pdf mobi txt 電子書下載 2024

类似图書點擊查看全場最低價

書籍描述

內容簡介

本書圍繞Xilinx新一代28nm工藝芯片7係列FPGA，結閤Xilinx新一代開發工具Vivado以及針對算法開發的Vivado HLS和System Generator，講解瞭數字信號處理中的經典算法在FPGA上的實現方法。第2版保持瞭第1版的主題――如何將理論算法轉化為工程實現，新增瞭算法的Matlab代碼描述；增加瞭部分算法的System Generator模型。講解瞭FPGA實現時的一些細節問題如復位、跨時鍾域設計等。

作者簡介

2010.9-至今科通集團北京辦事處，FPGA技術支持，數字信號處理專傢。科研、教研項目經曆：1、2005.8-2005.9 設計並實現基於FPGA的抽取因子可變的數字下變頻器（DDC）2、2005.10 設計並實現基於FPGA的恒虛警率（CFAR）電路3、2005.12-2006.5 設計並實現基於FPGA的某型號雷達多通道數字下變頻和數字脈衝壓縮（DPC）4、2006.11-2007.6 設計並實現基於FPGA的某型號導引頭信號處理整體電路包括數字脈衝壓縮、動目標檢測（MTD）、恒虛警率處理以及FPGA與DSP的接口電路5、2007.6-2007.7 編寫信號處理研究室FPGA設計規範包括FPGA設計基本流程、RTL代碼規範、同步電路設計規範、可綜閤劃分策略以及結閤器件結構的設計規範等6、2008.3-2008.12 某型號陣列測嚮雷達信號處理係統設計，在FPGA上完成瞭矩陣乘法、矩陣特徵值分解等算法7、2009.1-2009.5 某型號陣列雷達信號處理係統設計，在FPGA上完成瞭矩陣QR分解、矩陣求逆等算法8、2009.5-2009.7 某衛星地麵檢測設備接口設計9、2009.2-2009.7 某抗乾擾設備係統設計

第章現場可編程門陣列技術分析 1
1．1 FPGA內部結構分析 1
1．1．1 FPGA在大規模集成電路中的定位 1
1．1．2 傳統的FPGA內部結構分析 2
1．1．3 SoC FPGA內部結構分析 7
1．2 FPGA設計流程分析 9
1．2．1 傳統的FPGA設計流程 9
1．2．2 SoC FPGA設計流程 13
1．3 FPGA調試方法分析 16
1．3．1 ILA使用方法 16
1．3．2 VIO使用方法 18
參考文獻 19
第章跨越鴻溝：從算法到硬件實現 20
2．1 數字信號處理係統架構分析 20
2．2 數字信號處理係統設計方法 24
2．2．1 傳統的RTL設計方法 24
2．2．2 基於模型的設計方法 27
2．2．3 高層次綜閤設計方法 30
2．2．4 三種設計方法的融閤 32
2．3 FPGA設計性能描述指標 33
2．4 FPGA設計中的數據格式 36
2．4．1 浮點數基礎知識 36
2．4．2 定點數基礎知識 39
2．4．3 浮點數與定點數的比較 44
2．4．4 浮點數到定點數的轉換 45
2．5 Xilinx開發工具對浮點數與定點數的支持 47
2．5．1 System Generator對浮點數與定點數的支持 47
2．5．2 Vivado HLS對浮點數與定點數的支持 51
參考文獻 53
第章數字信號處理中的基本運算 54
3．1 加法運算 54
3．1．1 一位全加器 54
3．1．2 二進製加法原理 55
3．1．3 復數加法 58
3．1．4 加法樹與加法鏈 59
3．2 纍加運算 60
3．2．1 纍加原理 60
3．2．2 順序纍加器 60
3．2．3 滑動纍加器 61
3．3 乘法運算 63
3．3．1 二進製乘法原理 63
3．3．2 基於移位相加的乘法器 65
3．3．3 基於ROM的乘法器 67
3．3．4 與固定數相乘的乘法器（KCM） 73
3．3．5 復數乘法 76
3．4 除法運算 77
3．4．1 基於恢復餘數（Restoring）算法的除法器 77
3．4．2 基於不恢復餘數（Non-Restoring）算法的除法器 80
3．4．3 基於級數展開算法的除法器 84
3．4．4 基於Newton-Raphson算法的除法器 87
3．5 開方運算 89
3．5．1 基於不恢復餘數算法的開方運算 89
3．5．2 基於非綫性IIR濾波器算法的開方運算 95
3．5．3 復數求模 100
3．6 CORDIC算法 103
3．6．1 CORDIC算法之圓周係統及其數學應用 103
3．6．2 CORDIC算法之綫性係統及其數學應用 113
3．6．3 CORDIC算法之雙麯係統及其數學應用 116
3．6．4 統一的CORDIC算法形式 120
3．6．5 CORDIC算法的硬件實現 121
參考文獻 126
第章 FIR數字濾波器 127
4．1 FIR濾波器基本理論 127
4．1．1 直接型結構的FIR濾波器 127
4．1．2 轉置型結構的FIR濾波器 129
4．1．3 綫性相位FIR濾波器 131
4．2 串行FIR濾波器 133
4．2．1 基於移位寄存器的串行FIR濾波器 133
4．2．2 基於雙端口RAM的串行FIR濾波器 136
4．2．3 係數對稱的串行FIR濾波器的設計 139
4．2．4 兩種串行結構的FIR濾波器性能比較 142
4．3 全並行FIR濾波器 143
4．3．1 基於直接型結構的全並行FIR濾波器 143
4．3．2 基於轉置型結構的全並行FIR濾波器 144
4．3．3 基於脈動結構的全並行FIR濾波器 145
4．3．4 係數對稱的全並行FIR濾波器的設計 147
4．3．5 三種全並行結構的FIR濾波器性能比較 148
4．4 半並行FIR濾波器 148
4．4．1 基於移位寄存器的半並行FIR濾波器 148
4．4．2 基於多片雙端口RAM的半並行FIR濾波器 153
4．4．3 基於單片單端口RAM的半並行FIR濾波器 155
4．4．4 係數對稱的半並行FIR濾波器的設計 159
4．4．5 三種半並行結構的FIR濾波器性能比較 162
4．5 分布式FIR濾波器 162
4．5．1 分布式算法原理 162
4．5．2 串行分布式FIR濾波器 164
4．5．3 全並行分布式FIR濾波器 169
4．5．4 半並行分布式FIR濾波器 169
4．5．5 三種分布式FIR濾波器性能比較 171
4．6 快速捲積型FIR濾波器 171
4．6．1 綫性捲積的計算方法及運算量分析 172
4．6．2 圓周捲積的計算方法及運算量分析 174
4．6．3 從綫性捲積到FFT的跨越 177
4．6．4 計算長數據序列綫性捲積的兩種算法 179
4．6．5 應用重疊保留法實現高階FIR濾波器 185
4．7 多通道FIR濾波器 188
4．8 多頻響FIR濾波器 192
4．9 總體性能分析 194
參考文獻 196
第章直接數字頻率閤成 197
5．1 基於IIR濾波器的DDS 197
5．2 基於LUT的DDS 199
5．2．1 常規型基於LUT的DDS 199
5．2．2 通過LFSR改善SFDR 206
5．2．3 通過Taylor級數改善SFDR 209
5．2．4 利用對稱性壓縮存儲波形 210
5．3 基於雙模互質算法的DDS 213
5．3．1 雙模互質算法的基本原理 213
5．3．2 雙模互質算法的硬件實現 216
5．4 基於CORDIC算法的DDS 217
5．5 多通道DDS 221
5．6 多路並行DDS 222
5．7 産生其他波形 225
參考文獻 226
第章多速率信號處理 227
6．1 抽取和抽取濾波器 227
6．2 插值和插值濾波器 231
6．3 分數速率的轉換 232
6．4 六個恒等式及其典型應用 233
6．5 多相濾波器 237
6．5．1 多相抽取濾波器的基本理論 237
6．5．2 多相抽取濾波器的硬件實現 241
6．5．3 多相插值濾波器的基本理論 261
6．5．4 多相插值濾波器的硬件實現 266
6．6 CIC濾波器 268
6．6．1 CIC濾波器基本理論 268
6．6．2 CIC濾波器的位增長問題 273
6．6．3 CIC濾波器應用於抽取係統中 274
6．6．4 CIC濾波器應用於插值係統中 282
6．7 半帶濾波器 284
6．7．1 半帶濾波器的基本理論 284
6．7．2 半帶濾波器應用於抽取係統中 286
6．7．3 半帶濾波器應用於插值係統中 288
參考文獻 291
第章快速傅裏葉變換 292
7．1 從DFT到FFT 292
7．2 基2 FFT處理器 293
7．2．1 基2 FFT算法原理 293
7．2．2 基2 FFT算法特徵分析 299
7．2．3 基2原位運算FFT處理器 302
7．2．4 基2 SDF流水結構FFT處理器 313
7．2．5 基2 MDC流水結構FFT處理器 322
7．3 基4 FFT處理器 329
7．3．1 基4 FFT算法原理 329
7．3．2 基4 FFT算法特徵分析 340
7．3．3 基4 SDF流水結構FFT處理器 342
7．3．4 基4 MDC流水結構FFT處理器 345
7．3．5 基4 SDC流水結構FFT處理器 349
7．4 幾種流水結構FFT處理器的比較 356
7．5 IFFT與FFT的關係 356
參考文獻 357
第章一些細節問題 358
8．1 LUT不隻是邏輯函數發生器 358
8．2 閤理使用觸發器 363
8．2．1 避免過多控製集 363
8．2．2 避免使用鎖存器 365
8．3 Block RAM不隻是數據存儲 366
8．3．1 Block RAM配置方式 366
8．3．2 Block RAM應用案例 367
8．4 DSP48E1不隻是乘法器 373
8．4．1 DSP48E1基本結構 373
8．4．2 DSP48E1應用案例 381
8．5 關於復位 399
8．6 跨時鍾域的設計 401
8．6．1 同步時鍾的跨時鍾域設計 401
8．6．2 異步時鍾的跨時鍾域設計 410
參考文獻 422
後記 423